2022年PCI-SIG开发者大会正在如火如荼举行，而藏在无处不在的PCIe接口标准背后的标准委员会PCI-SIG宣布，PCIe7.0规范的目标是在2025年向其成员发布，数据速率高达128GT/s。在编码开销之前，这相当于通过16通道(x16)连接实现512GB/s的双向吞吐量。PCI-SIG是PCIe接口背后的联盟，这是一个由900多家成员公司组成的开放行业标准。

PCI-SIG指出，PCIe7.0接口将通过x16连接提供高达512GB/s的双向吞吐量，但这是在编码开销（encodingoverhead）和标头效率（headerefficiency）的影响之前，这两者都会影响可用带宽。

PCIe 7.0接口将继续使用1b/1b flit模式编码和PCIe 6.0引入的PAM4信号技术，这比3.0至5.0规格使用的128b/130b编码和NRZ信号有明显的改进。因此，实际可用带宽将略低于 512 GB/s，但仍然代表着比PCIe 6.0接口翻了一番。

正如我们在跳转到PCIe4.0和5.0时看到的那样，由于更快的信号传输速率，PCIe走线的长度将再次缩短。这意味着在没有额外组件的情况下，PCIe根设备（如CPU）和终端设备（如GPU）之间的最小允许距离将缩短。因此，与我们在前几代接口中看到的相比，主板将需要更多的重定时器（retimers）和由更高质量材料组成的更厚PCB，而PCIe7.0支持将导致主板价格再次上涨。

值得注意的是，每条通道的带宽将更高，现在对于x1连接的双向带宽为32GB/s，可以允许某些设备的“更细”连接（例如，使用x4而不是x8连接）。

PCIe7.0规范的基础工作是在PCI-SIG今年早些时候完成PCIe6.0规范之后制定的，它将提供比上一代PCIe6.0接口增加一倍的带宽。然而，我们还需要一段时间才能看到支持这种快速接口的SSD和GPU等设备——这些规范通常在我们看到出货硅片之前很久就得到批准和最终确定。

您会注意到，市场上仍然没有多少PCIe5.0设备，尽管该接口确实出现在英特尔AlderLake的主流主板上，并且还将出现在AMD即将推出的Zen4Ryzen7000上今年晚些时候到货的平台。首批PCIe5.0SSD将与Ryzen7000处理器同时上市，但我们已经看到了用于数据中心和AI/ML设备的PCIe5.0设备的产品公告。

换句话说，您在相当长的一段时间内都不会在市场上看到PCIe7.0设备，尽管PCI-SIG现在开始定义规范并希望实现其每三年发布一个新规范的目标。PCIe7.0规范预计将在2025年落地，但我们要到2028年才能看到终端设备。

PCIe7.0规范目标：

通过x16配置提供128GT/s的原始比特率和高达512GB/s的双向传输速率

利用PAM4（4级脉冲幅度调制）信令

关注渠道参数和覆盖范围

继续提供低延迟和高可靠性的目标

提高电源效率

保持与所有前几代PCIe技术的向后兼容性

符号列表

“30年来，PCI-SIG的指导原则一直是，‘如果我们建造它，他们就会来，’”Insight64研究员NathanBrookwood说。“PCI技术的早期并行版本可容纳数百兆字节/其次，与1990年代的图形、存储和网络需求相匹配。2003年，PCI-SIG演变为支持千兆字节/秒速度的串行设计，以适应更快的固态磁盘和100MbE以太网。几乎就像发条一样，PCI-SIG每三年将PCIe规范带宽翻一番，以应对新兴应用和市场的挑战。今天宣布的PCI-SIG计划将通道速度翻倍至512GB/s（双向）使其有望在另一个3年周期内将PCIe规范性能翻一番。”他进一步指出。

“随着即将推出的PCIe7.0规范，PCI-SIG继续我们30年来的承诺，即提供推动创新边界的行业领先规范，”PCI-SIG总裁兼主席AlYanes说。“随着PCIe技术不断发展以满足高带宽需求，我们工作组的重点将放在通道参数和覆盖范围以及提高功率效率上。”AlYanes接着说。

PCIe7.0规范旨在支持新兴应用，例如800G以太网、AI/ML、云和量子计算；和数据密集型市场，如超大规模数据中心、高性能计算(HPC)和军事/航空航天。